小型のプログラマブルロジックデバイスを選択する必要があった。xilinxやintelのFPGAを利用するとデバイス自体が大きいこと、コンフィグ用のSPIフラッシュが必要なことなどの理由でどうしても基板占有面積が大きくなる。
Latticeのポジショニング
LatticeはXilinx, Intelに次ぐ老舗のプログラマブルロジックメーカー。
今やXilinxは7nmのプロセスを採用した”Versal”をリリースするなど、大手２社は大規模高集積のハイエンド向けデバイスを開発している。
そんな中でLatticeは対極となるポジションをとっていて、小規模で限定的な機能のプログラマブルロジックをラインナップしている。
「ちょっとした機能しかいらないからxilinx/intelのデバイス使うほどでもないんだよなぁ・・・」とか、「少し柔軟性をもったインターフェース変換ブリッジを作りたい」とか、そんなニーズのユーザーを拾っているようだ。
Machシリーズの特徴
Machシリーズは公式ページではFPGAと謳われているが、CPLDと同じようにチップ内部にフラッシュROMを内蔵していて、外部コンフィグレーションメモリを使うことなく使用可能。そのため、基板を非常に小型に設計することが可能で、周辺部品も少ないため回路設計負荷も軽い。単電源動作可能なラインナップもあり、非常に単純な基板設計が可能。
WLCSPパッケージがラインナップされており、2.5×2.5mmの超小型PKGを使用可能。実物見ると米粒みたい。
とにかく、「小型」「単純」を目指したデバイスに見受けられる。
ちなみに、デバイス内部にオシレータを内蔵しているので水晶発振器すら無くても動作させることができる。（精度はめちゃ低いけど）
Mach XO2とXO3の違い
- XO3の方がロジックセル数の大きいラインナップがある
- XO3の方がコンフィグレーションの自由度が高い
- XO2は単電源動作が可能(XO3も一部可能)
小型である特徴を活かすのであればcsfBGA 9x9mm 9400のMach XO3を使用したいところだが、XO3で比較的小型なPKGのものはコア電圧1.2Vが必要で2.5/3.3Vでの単電源動作ができない。
それに対してXO2は単電源動作に対してPKG制限が少なく、小型なPKGにおいても単電源動作が可能である。
以上のポイントを考えると、選定の方針としては
- 特に理由なければXO2を選択
- とにかくロジックセル数を稼ぎたければXO3
でよさそうに思える。
Mach XO3のMIPIとCrossLinkの違い
Mach XO3はロジックセル数も多く、フラッシュ内臓、MIPIのピンは一部制約があるもののある程度自由に設定できる。
CrossLinkはロジックセル数も少なく、外部フラッシュが必要、MIPIのピンも決まっている。
これだけ見るとMach XO3の方がいいじゃんとなってしまうのだが、人生そう甘くはなくて、Mach XO3には明確にデメリットがある。
速度の差
まず、Mach XO3は汎用IOをMIPIの端子として利用する。当然、汎用IOはMIPIの使用に最適化されているわけではないので性能に制限がある。CrossLinkのDPHYの性能が1500Mbps/laneであるのに対して、Mach XO3は900Mbps/lane。まぁ、多くの場合900Mbpsもあれば十分だけれども…
基板占有面積の差
CrossLinkにはハードマクロとしてDPHYが搭載されていて、マクロの呼び出しさえ行えば、特に外部に周辺回路をつけたりすることもなく使用可能。
しかし、Mach XO3はソフトIPとしてユーザーロジックを使ってPHYを構成する。また、1laneについてLP/HSそれぞれの端子を設ける必要がある。つまり、LP/HSをPch Nch各２端子、計4端子が1laneに対して必要。4lane/1clkで使用するばあいは20pinを占有することになる。
さらに、DPHYの入出力端子にいくつかの抵抗の接続が必要になる。
周辺回路の規模感はリファレンスデザインで確認することができる。
https://www.latticesemi.com/ja-JP/Products/FPGAandCPLD/MachXO3
参考資料
Lattice Mach シリーズ製品ページ
http://www.latticesemi.com/en/Products/FPGAandCPLD/MachXO2
https://www.latticesemi.com/ja-JP/Products/FPGAandCPLD/MachXO3